6月11日,東芝電子器件與存儲株式會社(東芝)和日本半導體株式會社(日本半導體)共同展示了一種改進方法,可提高高壓橫向雙擴散MOS (Laterally Double Diffused MOS,LDMOS)的可靠性和性能。其中,LDMOS是在電機控制驅動程序等大量汽車應用中使用的模擬IC的核心組件。隨著車輛電氣化的不斷發展,包括更廣泛地部署高級駕駛輔助系統(ADAS),東芝和日本半導體將能夠根據所需電壓提供改進的LDMOS單元設計。

 

前瞻技術,東芝,日本半導體,LDMOS,HBM容差,導通電阻

(圖片來源:東芝)

 

眾所周知,設計LDMOS時經常需要在可靠性和性能間進行取舍。橫向寄生雙極效應通常會降低人體模型(HBM)容差。而通過增加背柵比(backgate ratio)抑制橫向寄生雙極效應,HBM測量的靜電放電(ESD)的容差會得到改善。然而,增加背柵比也會增加導通電阻,從而降低性能。截至目前,LDMOS設計人員仍然必須在HBM容差與更高的導通電阻之間取得平衡。

 

東芝和日本半導體對LDMOS中的HBM容差進行了評估,發現即使背柵比增加,在80V以上時容差也沒有增加。他們發現這是因為在2D TCAD模擬中,垂直寄生雙極效應與橫向寄生雙極效應一起出現,使設計人員在設置HBM和背柵比參數時具有更大的自由度。

 

東芝公司開發出一種技術,可優化除了背柵比(背柵的總寬度與源和背柵的總寬度之比)之外的單元設計參數。而將該技術與此次的發現相結合,東芝和日本半導體提出一種改善HBM容差并抑制80V及更高LDMOS導通電阻的方法,從而使得LDMOS可具有HBM容差,且不依賴背柵比。該方法可應用于發動機、轉向系統等其他汽車系統中,將有助于提高可靠性和功率效率。

 

東芝擁有適用于各種應用、各種電壓的LDMOS廣泛產品陣容,并且正在開發可集成嵌入式非易失性存儲器(eNVM)和高壓模擬IC的第五代工藝技術。東芝和日本半導體致力于半導體工藝研發,為低功耗和高可靠性做出貢獻。

 


來源:蓋世汽車
作者:劉麗婷